Blog

Jul 30, 2023

Demostración del transistor de memoria ferroeléctrica 2D

Investigadores de Tokyo Tech han fabricado un transistor de memoria ferroeléctrica lateral utilizando un material 2D. Eligieron α-In2Se3, que es “conocido por su alta movilidad de portadora, banda prohibida sintonizable y fuerte

Investigadores de Tokyo Tech han fabricado un transistor de memoria ferroeléctrica lateral utilizando un material 2D.

Eligieron α-In2Se3, que es “conocido por su alta movilidad de portadores, banda prohibida ajustable y fuertes propiedades ferroeléctricas a nivel atómico, lo que lo hace ideal para aplicaciones de memoria de alta velocidad”, según la universidad.

El transistor de contacto inferior se fabricó dejando caer una escama (de ~29 nm de espesor) de α-In2Se3 sobre los contactos en lugar de hacer crecer el material de abajo hacia arriba.

"Al fabricar transistores de efecto de campo ferroeléctrico de contacto inferior mediante exfoliación de material 2D, se prefiere un ancho de electrodo amplio para mejorar el rendimiento general", dijo Tokyo Tech. "Sin embargo, lograr longitudes de canal a nanoescala para los electrodos de nanoespacio se vuelve un desafío cuando se emplean simultáneamente anchos de electrodos amplios, principalmente debido a la relación sustancial entre el ancho del electrodo y la longitud del canal".

La respuesta fue un dispositivo de memoria con un contacto inferior estructurado con nanoespacios de dos terminales (ver diagrama) que utiliza la inversión de polarización en el plano posible con α-In2Se3.

La inversión se inicia aplicando un voltaje de drenaje a través de un canal con una longitud "relativamente estrecha", dijo Tokio, de 100 nm, la distancia entre los bordes internos de la fuente de platino y los electrodos de drenaje. La puerta es el sustrato de silicio fuertemente dopado con n, que está aislado con una fina capa de óxido.

Esta estructura lateral es, en teoría, compatible con la fabricación de dispositivos semiconductores convencionales, afirmó la universidad.

La memoria de prueba de concepto cambia la resistividad con una relación de encendido y apagado de 103, retención de datos de 17 horas y resistencia de 1200 ciclos.

±5 V en la compuerta fueron suficientes para polarizar el ferroeléctrico, un barrido de ±20 V en la compuerta y +10 V en el drenaje dieron un bucle de histéresis de flujo de corriente de drenaje con poco menos de 10 μA de diferencia entre los estados de 0 Vg.

"Creemos que este diseño allanará el camino en el que se almacenan y acceden a los datos y abrirá interesantes oportunidades para diversas aplicaciones, incluida la inteligencia artificial, la informática de punta y los dispositivos de Internet de las cosas", dijo el líder del equipo, el profesor Yutaka Majima.

Los detalles de la investigación se pueden encontrar en 'Memoria ferroeléctrica en plano α-In2Se3 de longitud de canal de 100 nm de contacto inferior', publicado en Advanced Science. El documento está escrito con claridad y se puede leer sin pagar.